Hyggge's Blog
  文章分类
算法 1 C++ 8 计算机组成 15 ECS 1 Git 5 编译 1 Java 7 Letax 1 Linux 1 ML 6 Maven 3 面向对象 4 Ruby 2 操作系统 10
「BUAA-CO」P1_Verilog阻塞和非阻塞赋值的讨论 「BUAA-CO」P1_Verilog阻塞和非阻塞赋值的讨论
概念区别 阻塞赋值操作符用等号(即 = )表示。“阻塞”是指在进程语句（initial和always）中，当前的赋值语句阻断了其后的语句，也就是说后面的语句必须等到当前的赋值语句执行完毕才能执行。而且阻塞赋值可以看成是一步完成的，即：计算
2021-10-26 计算机组成
BUAA 计算机组成
「BUAA-CO」P1_Verilog边沿检测总结 「BUAA-CO」P1_Verilog边沿检测总结
上升沿（或下降沿）检测 如图所示，当检测到上升沿时，out会变为高电平，同时维持一个周期，然后变为低电平等待下一次检测。 只需要设定一个临时reg类型变量来储存上一次的in值，然后在下一上升沿进行识别即可，代码如下 module top_
2021-10-26 计算机组成
BUAA 计算机组成
「BUAA-CO」P1_Verilog状态机设计 「BUAA-CO」P1_Verilog状态机设计
在 Verilog HDL 中可以用许多种方法来描述有限状态机，最常用的方法是用 always 语句和 case 语句。下面具体说明用 Verilog 设计有限状态机的一般步骤： 逻辑抽象，得出状态转换图。 状态化简（该步骤可以省略），如
2021-10-26 计算机组成
BUAA 计算机组成
「BUAA-CO」P1_Verilog其他tips 「BUAA-CO」P1_Verilog其他tips
always中的敏感列表不支持(posedge clk or negedge clk) parameter可用作在顶层模块中例化底层模块时传递参数的接口，localparam的作用域仅仅限于当前module，不能作为参数传递的接口。 复位
2021-10-26 计算机组成
BUAA 计算机组成
「BUAA-CO」P0_logisim状态机设计 「BUAA-CO」P0_logisim状态机设计
时序逻辑电路的基本元件 SR锁存器 功能：清除（R = 1）、置位（S = 1）、保持（R = 0， S = 0） 缺点：没有时间上的同步关系 D锁存器 功能：高电平时进行储存。本质是电平缓冲器，在一个时钟周期内Q可以随D多次翻
2021-10-17 计算机组成
BUAA 计算机组成
2 / 2